FPGA 설계 교육 (Vivado를 활용한 FPGA 설계)
- 모집기간
- 지원대상
- 지원기준
- 교육일정
- 교육장소
- 기본적인 Verilog 문법 이해
- Xilinx Vivado SW 개발 환경 이해
- Xilinx FPGA Architecture이해를 통한 FPGA 사용
- Vivado를 활용한FPGA 다운로드 및 디버깅 이해
- TFT-LCD 동작 이해 실습| 교육시간 | 교육내용 |
|---|---|
| 09:30 ~ 10:50 | Xilinx FPGA CLB 소개 및 이해 |
| 11:00 ~ 12:00 | Xilinx FPGA CLB 소개 및 이해 |
| 12:00 ~ 13:00 | 점심시간 |
| 13:00 ~ 13:50 | Vivado Tool Flow 이해 |
| 14:00 ~ 14:50 | Vivado 기반의 Xilinx FPGA CLB 이용한 디자인 구성 실습 |
| 15:00 ~ 15:50 | Xilinx FPGA Select I/O 이해 |
| 16:00 ~ 17:30 | Xilinx FPGA Select I/O 구성 실습 |
| 교육시간 | 교육내용 |
|---|---|
| 09:30 ~ 10:50 | Xilinx FPGA Block Memory / DCM 이해 |
| 11:00 ~ 12:00 | Xilinx FPGA Block Memory / DCM 구성 실습 |
| 12:00 ~ 13:00 | 점심시간 |
| 13:00 ~ 13:50 | Xilinx FPGA Configuration 이해 |
| 14:00 ~ 14:50 | Vivado IPI 소개 및 이해 |
| 15:00 ~ 15:50 | HDL 문법 이해 |
| 16:00 ~ 17:30 | HDL 문법 이해 |
| 교육시간 | 교육내용 |
|---|---|
| 09:30 ~ 10:50 | TFT-LCD 동작 이해 |
| 11:00 ~ 12:00 | HDL 기반의TFT-LCD 기본 로직 구성 |
| 12:00 ~ 13:00 | 점심시간 |
| 13:00 ~ 13:50 | HDL 기반의TFT-LCD 기본 로직 구성 |
| 14:00 ~ 14:50 | HDL 기반의TFT-LCD 구성 실습/다운로드 |
| 15:00 ~ 15:50 | HDL 기반의TFT-LCD 응용 회로 구성 다운로드 및 동작실습 |
| 16:00 ~ 17:30 | 교육 내용Overview 및 질의 답변 |